先进封BBIN BBIN宝盈装技术发展趋势

　　在《35th MIC FORUM Fall 赋能》研讨会中，资深产业分析师郑凯安发表了以《异质整合封装技术与应用发展趋势》为题的研究报告。报告指出，于2021年前十大OSAT厂商营收约占全球封测营收8成，其中中国台湾厂商占6家，包括日月光、力成、京元电子、南茂、颀邦及矽格；大陆厂商有3家、美国厂商1家（图1）。其中年增长率最高的厂商为中国大陆的通富微电，其与AMD有长期策略合作伙伴关系，AMD约八成的封测业务都由其负责。

　　图1. 2021年全球OSAT营收前十大厂商排名（备注：日月光营收排除EMS，只计入封装与测试部分。来源：MIC整理）

　　在芯片堆叠密度不断增长及多芯片整合的需求下，大厂纷纷投入先进封装技术的研究。其中又以英特尔、台积电及三星的投入最高。这些大厂将其先进制程技术所产出的芯片配合自家的先进封装技术，来完成客户的产品；而封测大厂日月光则是从本身的封装技术出发，慢慢发展出2.5D及3D的先进封装技术（图2)。

　　郑凯安指出从图2可见，整体来看，台积电目前是站在比较领先的地位，从2.5D到3D封装都有相当完整的技术。另一方面，英特尔的Foveros及EMIB也逐渐形成了一个平台。

　　由于先进封装要求的技术很高，因此很多大厂也相应地在这方面投入很高的资本支出。从图3可见，2022年的资本支出已达到10 ~ 40亿的等级。目前各大厂都有自身的技术平台，而且最近产出的新产品也不少。

　　图3. 半导体大厂2022年先进封装资本支出（金额：亿美元） （来源：MIC）

　　其中一个重要的动态是英特尔于2022年3月邀请了台积电、三星、AMD、微软、谷歌、日月光等大厂共同组成及推动UCIe小芯片联盟，有助于小芯片资料传输架构的标准化；未来在UCIe小芯片联盟的推动下，会越来越趋向标准化，从而降低小芯片先进封装设计的成本。

　　此外，通过制定统一的小芯片间传输规范，以落实芯片随插即用（Plug and Play）的目的，使来自不同厂商、代工厂的小芯片能在单一封装内顺利整合，这在一定程度上也满足了高阶运算芯片持续提升运算单元密度以及整合多元功能的需求，成为开发高阶运算芯片的关键。

　　UCIe自成立以来，已有数十家包含IC设计、封测、材料设备、电子设计自动化系统等不同类型的厂商纷纷加入，显示小芯片先进封装的跨领域特性。从图4可见，除了IDM、IC封测及IC设计厂商外，还有EDA、ODM、存储、EMS及终端产品厂商都有加入，显示UCIe联盟的影响力越来越广。

　　小芯片联盟先导的推动成员在标准主导上占了一定的优势，像英特尔便推出了自己的开放式小芯片平台，如图6左边部分所示，可以用英特尔自家的CPU去整合客户的小芯片，辅以英特尔本身的2.5D、3D技术去完成完整的封装；而这就是英特尔推动其IDM 2.0一个很重要的助力，提供了一个平台可让英特尔进行代工及封测服务。

　　不过，联盟其他成员已提供了数个小芯片封装可用的架构，包括图5右边的标准2D封装架构及2.5D封装架构（可参考英特尔的EMIB、台积电的CoWoS及日月光的FOCoS)。郑凯安预期未来也会推出3D的封装架构。

　　经过长时间的研发，先导大厂的异质整合先进封装产品均已开始提供服务，像台积电从CoWoS、InFO，到SoIC，已经累积丰富的先进封装经验，形成3D Fabric平台；台积电透过3D Fabric平台，整合2.5／3D先进封装技术，为顶级客户定制最佳产品，透过绑定先进制程，提供先进制程代工到先进封装的一条龙服务，主要产品类别为HPC高效能运算与高性能手机芯片。

　　就英特尔的部分，前面已经提过，发展先进封装技术为英特尔 IDM 2.0策略中关键的一环。

　　英特尔陆续推出2.5D封装的嵌入式多芯片互连桥接（Embedded Multi-die Interconnect Bridge, EMIB）技术、3D堆叠的Foveros技术，以及整合2.5D与3D封装的嵌入式多芯片互连桥接Co-EMIB技术。英特尔的Foveros 封装技术利用3D 堆叠整合不同的逻辑芯片，为IC设计公司提供了很大的灵活性，允许其将不同技术的IP 区块与各种存储和I/O 元件混合搭配。英特尔的Foveros可以让芯片产品分解成更小的小芯片或细芯片，其中I/O、SRAM 和电源传输电路整合在基础芯片中，而高性能逻辑小芯片则是堆叠在顶部。

　　至于存储大厂三星则是提供存储芯片堆叠异质整合封装服务，包括其在2020 International Wafer-Level Packaging Conference （IWLPC）中展示的存储芯片堆叠（Memory Stack）异质整合技术，以及其X-Cube （eXtended-Cube）3D封装技术，包含把存储芯片与其他芯片整合，以及硅穿孔、微凸块等关键技术。