焊垫--晶粒用以连接金线或铝线的金属层。在晶粒封装(Assembly)的制程中,有一个步骤是作焊线;;即是用金线(塑料包装体)或铝线(陶瓷包装体)将晶粒的线路与包装体之各个接脚依焊线图(Bonding Diagram)连接在一起,如此一来,晶粒的功能才能有效地用。
由于晶粒上的金属线路的宽度及间隙都非常窄小(目前TI-Acer的产品约是0.5微米左右的线宽或间隙),而用来连接用的金线或铝线其线径目前由于受到材料的延展性及对金属接线强度要求的限制,祇能做到1.0-1.3mill (25.4~33微米)左右。在此情况下﹒要把二、三十微米的金属线直接连接到金属线微米的晶上,一定会造成多条铝路的桥接,故晶粒上的铝路,在其末端皆设计成一个4mil见方的金属层,此即为焊垫,以作为接线用。
主动晶体管(ACTIVE FRANSISTOR)被制造的区域即所谓的主动区(active area)在标准之MOS制造过程中ACTIVE AREA是由,一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION)所形成的,而由于利用到局部场氧化之步骤.所以Active AREA会受到鸟嘴(BIRD’S BEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM之场区氧化而言大概会有O.5 UM之BIRDS BEAK存在也就是说ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5UM
以树脂或陶瓷材料﹒将晶粒包在其中﹒以达到保护晶粒,隔绝环境污染的目的,而此一连串的加工过程﹒即称为晶粒封装(Assembly)。
封装的材料不同,其封装的作法亦不同,本公司几乎都是以树脂材料作晶粒的封装﹒制程包括:
芯片切割晶粒目检晶粒上「架」(导线架,即Leadframe)焊线模压封装稳定烘烤(使树脂物性稳定)切框、弯脚成型脚沾锡盖印完成。
.是一种p-type离子(B11),用来做场区、井区、VT及S/D植入。
BPSG乃介于POLY之上,METAL之下,可做为上下二层绝缘之用,加硼、磷,主要目的在使回流后的STEP较平缓,以防止METAL LINE溅镀上去后,造成断线。
反向P-N接面组件所加之电压为P接负而N接正,如为此种接法则当所加电压通在某个特定位以下时反向电流很小,而当所加电压大于此特定位后,反向电流会急遽的增加,此特定值也就是吾人所谓的崩溃电压(BREAKDOWN VOLTAGE)一般吾人定义反向P-N接面之反向电流为1UA时之电压为崩溃电压在P-N或为N- P之接回组件中崩溃电压,随着N(或者P)之浓度之增加而减小。
ALLOY之目的在使铝与硅基(SILICON SUBSTRATE)之接钢有OHMIC特性,即电压与电流成线性关系。
此为金属溅镀时所使用的一种金属合金材料利用AR游离的离子,让其撞击此靶的表面,把AL/SI的原子撞击出来,而镀在芯片表面上,一般使用之组成为AL/SI(1%),将此当做组件与外界导线连接。
预烧试验分为「静态预烧」(Static Burn in)与「动态预烧」(Dynamic Burn in)两种,前者在试验时,只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真实际工作情况的讯号输入,故较接近实际况,也较严格。
基本上,每一批产品在出货前,皆须作百分之百的预烧试验,但由于成本及交货期等因素,有些产品就祇作抽样(部分)的预烧试验,通过后才货。另外,对于一些我们认为它品质够稳定且够水准的产品,亦可以抽样的方式进行。当然,具有高信赖度的产品,皆须通过百分之百的预烧试验。
目的:检查黄光室制程;光阻覆盖对准曝光弓显影。发现缺点后,如覆盖不良、显影不良‥‥等即予修改(Rework)﹒以维产品良率、品质。
1. AEI即After Etching Inspection,在蚀刻制程光阻去除、前反光阻去除后,分别对产品实施主检或抽样检查。
以树脂为材料之IC﹒通常用于消费性产品﹒如计算机、计算横。而以陶瓷作封装材料之IC﹒属于高信赖度之组件,通常用于飞弹、火箭等较精密的产品上。
利用研磨机将芯片背面磨薄以便测试包装,着重的是厚度、均匀度、及背面之干净度。
一般6吋芯片之厚度约20 mil—30 mil左右,为了便于晶粒封装打线,故须将芯片厚度磨薄至10 mil--15mil左右。
是一个长度单位,其大小为1公尺的佰亿分之一,约人的头发宽度之伍拾万分之一。此单位常用于IC制程上,表示其层(如SiO2,POLY,SIN‥)厚度时用。
3.通常AEI检查出来之不良品,非必要时很少做修改。因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高,以及良率降低之缺点。
焊垫通常分布在晶粒之四个周边上(以利封装时的焊线作业),其形状多为正方形,亦有人将第一焊线点做成圆形,以资识别。焊垫因为要作接线﹒其上的护层必须蚀刻掉,故可在焊垫上清楚地看到开窗线;。而晶粒上有时亦可看到大块的金属层,位于晶粒内部而非四周,其上也看不到开窗线,是为电容。
.自然界元素之一,由五个质子及六个中子所组成、所以原子量是11。另外有同位素,是由5个质子及5个中子所组成,原子量是10,(B10),自然界中这两种同位素之比例是4:1,可由磁场质谱分析中看出。
计算机辅助设计,此名词所包含的范围很广。可泛称一切以计算机为工具所进行之设计;因此不仅在IC设计上用得到,建筑上之设计,飞机、船体之设计,都可能用到。
在以往计算机尚未广泛应用时,设计者必须以有限之记亿、经验来进行设计。可是有了所谓CAD后﹒我们把一些常用之规则、经验存入计算机后,后面的设计者,便可节省不少从头摸索的工作,如此不仅大幅的提高了设计的效率,也提高了设计的准确度,使设计的领域进入另一新天地。
通常于一层次中,为了控制其最小线距,我们会制作一些代表性之量测图形于晶方中,通常置于晶方之边缘。
「预烧」(Burn in)为可靠性测试的一种,旨在检验出那些在使用初期即损坏的产品,而在出货前予以剔除。
预坏试验的作法,乃是将组件(产品)置于高温的环境下,加上指定的正向或反向的直流电压,如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来,达到筛选、剔除「早期夭折」产品之目的。
BOAT原意是单木舟。在半导体IC制造过程中,常需要用一种工具作芯片传送,清洗及加工,这种承载芯片的工具,我们称之为BOAT。
一般BOAT有两种材质,一是石英,另一是铁氟龙。石英BOAT用在温度较高(大于300°C)的场合。而铁氟龙BOAT则用在传送或酸处理的场合。
B. O. E.是HF与NH4F依不同比例混合而成。6:1 BOE蚀刻即表示HF: NH4F=l:6的成份混合而成。HF为主要的蚀刻液,NH4F则做为缓冲剂使用。利用NH4F固定[H]的浓度,使之保持一定的蚀刻率。
HF会侵蚀玻璃及任何硅石的物质,对皮肤有强烈的腐蚀性,不小心被溅到,应用大量冲洗。
l.电浆光阻去除,就是以电浆(Plasma)的方式﹒将芯片表面之光阻加以去除。
4﹒毒性:对神经中枢具中度麻醉性,对皮肤粘膜具轻微毒性,长期接触会引起皮肤炎,吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。
进入洁净室之前,须穿无尘衣,因在外面更衣室之故﹒无尘衣上沽着尘埃,故进洁净室之前﹒须经空气喷洗机将尘埃吹掉。
目的:在IC的制造过程中,必须经过6至10次左右的对准、曝光来定义电路图案,对准就是要将层层图案精确地定义显像在芯片上面。
ANGLELAPPING的目的是为了测量JUNCTION的深度,所作的芯片前处理,这种采用光线干涉测量的方法就称之ANAGLE LAPPING。公式为Xj =/NF,即JUNCTION深度等于入射光波长的一半与干涉条纹数之乘积。但渐渐的随着VLSI组件的缩小,准确度及精密度都无法因应,如SRP(SPREADING RESISTANCE PRQBING)也是应用﹒ANGLE LAPPING的方法作前处理,采用的方法是以表面植入浓度与阻质的对应关系求出JUNCTION的深度,精确度远超过入射光干涉法。
2.电浆光阻去除的原理﹒系利用氧气在电浆中所产生之自由基(Radical)与光阻(高分子的有机物)发生作用,产生挥发性的气体,再由邦浦抽走,达到光阻去除的目的。反应机构如下示:
3.电浆光阻去除的生产速率(throughput)通常较酸液光阻去除为慢﹒但是若产品经过离子植入或电浆蚀刻后﹒表面之光阻或发生碳化或石墨化等化学作用,整个表面之光阻均已变质,若以硫酸吃光阻﹒无法将表面已变质之光阻加以去除﹒故均必须先以电浆光阻去除之方式来做。
金属溅镀时所使用的原料名称,通常是称为TARGET,其成份为0.5%铜,1%硅及98.5%铝,一般制程通常是使用99%铝1%硅.后来为了金属电荷迁移现象(ELEC TROMIGRATION)故渗加0.5%铜降低金属电荷迁移
此为金属溅镀时,所使用的一种金属材料,利用AR离子,让其撞击此种材料做成的靶表面﹒把AL原子撞击出来,而镀在芯片表面上,将此做为组件与外界导线之连接。
烘烤(Bake):在机集成电路芯片的制造过程中,将芯片置于稍高温(60ºC~250ºC)的烘箱内或热板上均可谓之烘烤。随其目的不同,可区分为软烤(Soft bake)与预烤(Hard bake)。
软烤(Soft bake) :其使用时机是在上完光阻后,主要目的是为了将光阻中的溶剂蒸发去除,并且可增加光阻与芯片之附着力。
Copyright © 2012-2023 bbin 版权所有 备案号:吉ICP备2021005409号